俄罗斯小YOUNV另类_玩弄放荡人妻少妇系列 _国产美女遭强高潮网站_亚洲午夜性猛春交XXXX_久久99亚洲网美利坚合众国_国产普通话对白刺激_国产免费AV一区二区三区_精品无人区麻豆乱码1区2区

21秋電科大《EDA技術》課程在線作業(yè)3(標準答案)

可做奧鵬全部院校在線離線作業(yè)畢業(yè)論文QQ:3230981406 微信:aopopenfd777

發(fā)布時間:2021/10/21 22:30:14來源:admin瀏覽: 109 次

需要答案請加QQ:296856541  微信:aopopengzs 

可做奧鵬全部院校在線作業(yè)、離線作業(yè)、畢業(yè)論文



《EDA技術》課程在線作業(yè)3
試卷總分:100    得分:100
第1,EDA設計流程包括(  )、設計輸入、設計處理和器件編程四個步驟。
A、設計準備
B、總體設計
C、詳細設計
D、設計數據
正確答案:


第2題,請在下例的語句中選擇所需的符號____。signal a,b,c : std_logic;c____a+b  after  10ns;
A、:=
B、=
C、==
D、=
正確答案:


第3題,下面關于信號和變量的比較,錯誤的是(  )。
A、信號賦值可以有延遲時間
B、變量賦值無時間延遲
C、變量可以看作硬件的一根連線
D、進程對信號敏感
正確答案:


第4題,基于下面技術的PLD器件中允許編程次數最多的是(  )。
A、FLASH
B、EEPROM
C、PROM
D、SRAM
正確答案:


答案來源:(www.),MAX+PLUS的文本文件類型是(后綴名)是
A、*.scf
B、*.vhd
C、*.gdf
D、*.sof
正確答案:


第6題,關于數組A的定義如下:signal A:bit_vector(7 downto 0);那么,A="00110101",A(7 downto 5)=_____________。
A、'010
B、'001
C、'011
D、'100
正確答案:


第7題,一個完整結構的結構體由哪兩個基本層次組出
A、數據說明和進程
B、結構體說明和結構體功能描述
C、順序描述語句和并行執(zhí)行語句
D、結構體例化和結構體賦值
正確答案:


第8題,文本輸入方式是指采用(  )進行電路設計的方式。
A、C
B、硬件描述語言
C、C++
D、JAVA
正確答案:


第9題,字符串型文字O"1234"的長度為___________。
A、12
B、4
C、8
D、16
正確答案:


答案來源:(www.),EDA的設計驗證包括(  )、時序仿真和器件測試三個過程。
A、形式仿真
B、數值仿真
C、功能仿真
D、行為仿真
正確答案:


第11題,值為"1110"的標準邏輯矢量,進行sla運算后值為____________ 。
A、1100
B、1101
C、1110
D、1000
正確答案:


答案來源:(www.),在verilog語言中,a=4b'1011,那么^a=
A、4b'1011
B、4b'1111
C、1b'1
D、1b'0
正確答案:


第13題,綜合是EDA設計流程的關鍵步驟,綜合就是把抽象設計層次中的一種表示轉化成另一種表示的過程;在下面對綜合的描述中,(  )是錯誤的。
A、綜合就是將電路的高級語言轉化成低級的,可與FPGA/CPLD的基本結構相映射的網表文件
B、為實現系統(tǒng)的速度、面積、性能的要求,需要對綜合加以約束,稱為綜合約束
C、綜合可理解為,將軟件描述與給定的硬件結構用電路網表文件表示的映射過程,并且這種映射關系不是唯一的
D、綜合是純軟件的轉換過程,與器件硬件結構無關
正確答案:


第14題,在VHDL中,可以用(    )表示數據或地址總線的名稱。
A、下標名
B、段名
C、總線名
D、字符串
正確答案:


答案來源:(www.),VHDL常用的庫是(  )標準庫。
A、IEEE
B、STD
C、WORK
D、PACKAGE
正確答案:


第16題,在VHDL中,用語句(    )表示檢測clock的下降沿。
A、clock'EVENT
B、clock'EVENT AND clock='2'
C、Clok='1'
D、clock'EVENT AND clock='1'
正確答案:


第17題,在VHDL語言中,下列對時鐘邊沿檢測描述中,錯誤的是
A、if  clk'event and clk  =  '1'  then
B、if  falling_edge(clk)   then
C、if  clk'event and clk  =  '0'  then
D、if  clk'stable and not clk  =  '1'  then
正確答案:


第18題,下面哪種語句不是并行語句
A、wait語句
B、process語句
C、塊語句
D、生成語句
正確答案:


第19題,假設變量初值為:a=2,b=4,則以下程序執(zhí)行后,a和b的值分別為architecture  rtl  of  example  isbeginprocessvariable  a ,b:std_logic;begina := b;b := a;end  process;end  rtl;
A、2,2
B、2,4
C、4,2
D、4,4
正確答案:


答案來源:(www.),一個完整的VHDL程序,至少應包括三個基本組成部分是
A、實體、子程序、配置
B、實體、結構體、配置、函數
C、結構體、狀態(tài)機、程序包和庫
D、實體、結構體、程序包和庫
正確答案:














  • 上一篇:
  • 下一篇:
  • 作業(yè)咨詢 論文咨詢
    微信客服掃一掃

    回到頂部